DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

12860347

Basic Patent (No,Kind,Date): JP 7325555 A2 19951212 <No. of Patents: 008>

SIGNAL AMPLIFIER AND IMAGE DISPLAY DEVICE (English)

Patent Assignee: SHARP KK

Author (Inventor): KUBOTA YASUSHI; SHIRAKI ICHIRO

IPC: *G09G-003/36; H03F-001/22

Derwent WPI Acc No: *G 96-066132; G 96-066132

Language of Document: Japanese

Patent Family:

Patent No .	Kind	Date	Applic No	Kind	Date	
CN 1121232	Α	19960424	CN 95102352	Α	19950322	
CN 1136528	В	20040128	CN 95102352	Α	19950322	
JP 7325555	A2	19951212	JP 94119238	Α	19940531	(BASIC)
JP 7327185	A2	19951212	JP 94119225	Α	19940531	
JP 8006523	A2	19960112	JP 94139150	Α	19940621	
JP 8023238	A2	19960123	JP 94155014	Α	19940706	
JP 3201910	B2 ·	20010827	JP 94155014	Α	19940706	
US 6225866	BA	20010501	US 594439	Α	20000614	

Priority Data (No,Kind,Date):

JP 94119225 A 19940531

JP 94155014 A 19940706

JP 94119238 A 19940531

JP 94139150 A 19940621

US 594439 A 20000614

US 12424 B3 19980123

US 416370 B1 19950404

DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

05067738 **Image available**

BUFFER CIRCUIT AND IMAGE DISPLAY DEVICE

PUB. NO.:

08-023238 [JP 8023238 A]

PUBLISHED:

January 23, 1996 (19960123)

INVENTOR(s): SHIRAKI ICHIRO

KUBOTA YASUSHI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.:

06-155014 [JP 94155014]

FILED:

July 06, 1994 (19940706)

INTL CLASS: [6] H03F-001/56; G02F-001/133; G09G-003/36

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS -- Metal

Oxide Semiconductors, MOS)

ABSTRACT

PURPOSE: To increase a linear area of input/output characteristic of a buffer circuit without increasing the breakdown voltage of a transistor by driving the linear circuits constructing the buffer circuit by the power voltage of different levels.

CONSTITUTION: A buffer circuit 10 consists of the source follower linear circuits 1 and 2a. The circuit 1 includes the NMOS transistors Tr1 and Tr2, and the circuit 2a includes the PMOS transistors Tr3 and Tr4 respectively. Then both circuits 1 and 2a are connected to the high potential power supplies Vdd/Vdd' and the low potential power supplies Vss/Vss' respectively. The power supply of the circuit 2a is shifted in the direction where the part in which the linear output range of the circuit 1 gets out of that of the circuit 2a is equal to 0. An an optimum shift extent is secured by obtaining coincidence between the linear areas of both circuits 1 and 2a so that the coincidence is secured between the linear areas serving as the buffer circuits. Thus the Vss' can be shifted to the Vss by -Vbp and the Vdd' can be shifted to the Vdd by -VBP respectively.

(19)日本国特許庁 (JP)

(12)特 許 公 報(B2)

(11)特許番号

特許第3201910号

(P3201910)

(45)発行日 平成13年8月27日(2001.8.27)

(24)登録日 平成13年6月22日(2001.6.22)

(51) Int. Cl. 7

識別記号

FΙ

H03F 3/345

В

H03F 3/345 G09G 3/36

G09G 3/36

請求項の数8 (全10頁)

最終頁に続く

(21)出願番号	特願平6-155014	(73)特許権者	000005049		
			シャープ株式会社		
(22)出願日	平成6年7月6日(1994.7.6)		大阪府大阪市阿倍野区長池町22番22号		
		(72)発明者	白木 一郎		
(65)公開番号	特開平8-23238		大阪府大阪市阿倍野区長池町22番22号		
(43)公開日	平成8年1月23日(1996.1.23)		シャープ株式会社内		
審査請求日	平成10年7月10日(1998.7.10)	(72)発明者	久保田 靖		
			大阪府大阪市阿倍野区長池町22番22号		
前置審査	•		シャープ株式会社内		
		(74)代理人	100078282		
			弁理士 山本 秀策		
			7		
		審査官	矢島 伸一		
	*				
		l			

(54) 【発明の名称】パッファ回路及び画像表示装置

1

(57)【特許請求の範囲】

【請求項1】 入力信号に対して出力信号がそれぞれ線 形関係となる複数の線形回路が、前段線形回路の出力が 後段の線形回路の入力となるように接続されたパッファ 回路であって、

後段の線形回路の電源電圧が、その後段の線形回路の入力電圧と出力電圧の差の電圧分だけ、前段の線形回路の電源電圧に対してシフトされていることにより、各線形回路の入出力特性の線形動作領域がほぼ等しくなっている、バッファ回路。

【請求項2】 前記各線形回路は、NMOSトランジスタからなるNMOSソースフォロワ型線形回路と、PMOSトランジスタからなるPMOSソースフォロワ型線形回路とをシリアルに接続し、該NMOSソースフォロワ型線形回路およびPMOSソースフォロワ型線形回路

2

に供給する電源電圧は、該NMOSソースフォロワ型線 形回路およびPMOSソースフォロワ型線形回路の線形 動作領域を一致させるようにそれぞれ所定の値に設定さ れている請求項1記載のパッファ回路。

【請求項3】 NMOSトランジスタからなるNMOSソースフォロワ型線形回路と、PMOSトランジスタからなるPMOSソースフォロワ型線形回路とをシリアルに複数段接続してなるパッファ回路であって、

前記NMOSソースフォロワ型線形回路の段数 n と、P MOSソースフォロワ型線形回路の段数m (n, mは正整数)とは、NMOSソースフォロワ型線形回路における電圧シフトVbnと、PMOSソースフォロワ型線形回路における電圧シフトVbpとの間で、

関係式 $n \cdot Vbn+m \cdot Vbp=0$ で表される関係を満たすものであるパッファ回路。

30

【請求項4】 前記線形回路は、第1及び第2の電源間に直列に接続された2個の同一導電型のMOS型電界効果トランジスタから構成し、一方のトランジスタのゲート電極に入力信号を、他方のトランジスタのゲート電極に該トランジスタが飽和領域で動作するバイアス電圧を印加するようにしたソースフォロワ型線形回路である請求項1ないし3のいずれかに記載のバッファ回路。

【請求項5】 入力信号に対して出力信号が線形関係となる線形回路として、NMOSトランジスタからなるN MOSソースフォロワ型線形回路と、PMOSトランジ 10 スタからなるPMOSソースフォロワ型線形回路とをシリアルに複数段接続してなるバッファ回路であって、該線形回路は、デプレッション型トランジスタから構成されているバッファ回路。

【請求項6】 前記線形回路は、絶縁基板上に形成された単結晶シリコン薄膜、または多結晶シリコン薄膜を用いて形成したものである請求項1ないし5のいずれかに記載のパッファ回路。

【請求項7】 前記線形回路は、該線形回路の周辺回路、及びこれらの回路の出力により動作する能動素子、若しくは能動回路とともに、同一基板上に形成したものである請求項1ないし6のいずれかに記載のバッファ回路。

【請求項8】 マトリクス状に配置された複数の表示画素を有するアクティブマトリクス型画像表示装置であって、

タイミング信号に同期してデータ信号線に映像信号を書き込むデータ信号線駆動回路を備え、

該データ信号線駆動回路は、請求項1ないし7のいずれかに記載のバッファ回路を含むものである画像表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、バッファ回路,及び 該バッファ回路を用いた画像表示装置に関し、特に、該 バッファ回路の線形動作領域を拡大するための回路構成 に関する。

[0002]

【従来の技術】薄型画像表示装置として代表的なもののひとつにアクティブマトリクス駆動方式の液晶表示装置 40 がある。該液晶表示装置は、ガラス板等の透過型絶縁基板上に非晶質薄膜トランジスタ(Thin Film Transistor:以下TFTと称する。)等のスイッチング素子がマトリクス状に配列して形成され、併せてデータ信号線、走査信号線等の各配線も形成された構造の表示電極基板を用いている。この種の液晶表示装置は表示品位が高く、表示電極基板として利用される透過型絶縁基板の面積(大きさ)に対する制約が少なく、反射型、透過型のいずれのタイプの液晶表示にも対応可能なため広く用いられている。 50

【0003】このような液晶表示装置では、スイッチング素子を備えた画素部分に、データ信号及び走査信号を供給するための駆動回路、つまりデータ信号線駆動回路及び走査信号線駆動回路を表示電極基板に接続する必要がある。この接続方法として、ポリイミド樹脂薄膜ベース等に銅薄膜線を多数形成した接続フィルムを用いるフィルムキャリア方式、表示電極基板上に直接駆動回路を実装するCOG(Chip on Glass)方式等がある。

【0004】近年では、表示用電極上のスイッチング素子を形成すると同時に上記駆動回路を該スイッチング素子と一体形成し、回路素子の実装効率を向上するドライバモノリシック技術の開発が行われている。

【0005】しかし、現在スイッチング素子として一般的に用いられている非晶質シリコンTFTを用いたのでは、駆動能力が不足するため、このドライバモノリシックの実現が困難である。そこで、駆動能力を向上させた多結晶シリコンTFTを用いてドライバモノリシック技術の開発が進められている。上記多結晶シリコンTFTは、トランジスタを構成する半導体層として多結晶シリコン薄膜を用いたものである。

【0006】上述したように、ドライバモノリシック技術を実現するには多結晶シリコンTFTを用いることが不可欠であるが、該TFTにはソース、ドレイン耐圧の問題、NMOSトランジスタとPMOSトランジスタとでは閾値電圧に大きな差があり、また閾値そのものの値が大きいという問題がある。これらTFTの問題に起因して、液晶表示装置の駆動回路、特にデータ信号線駆動回路における最終段の出力回路として用いられているバッファ回路は、その線形動作領域が狭いものとなってしまうという不具合が生じていた。

【0007】図8は、上記データ信号線駆動回路の出力回路として用いられているソースフォロワ型線形回路を2段用いて構成したバッファ回路の一例を示す。図において200は上記バッファ回路で、初段のNMOS線形回路1と次段のPMOS線形回路2とから構成されている。

【0008】上記初段のNMOS線形回路1は、高電位側電源Vdd及び低電位側電源Vss間に直列に接続された2個のNMOSトランジスタTr1及びTr2からなる。第1のNMOSトランジスタTr1のドレイン電極は電源Vddに、そのゲート電極は入力端子Vinに、ソース電極は第2のNMOSトランジスタTr2のドレイン電極に接続されている。該トランジスタTr2のソース電極は電源Vssに接続され、上記両トランジスタの接続点が次段への出力ノードVo'となっている。そしてこのNMOS線形回路1は、トランジスタTr2のゲート電極にパイアス電圧VBNが印加されるようになっている。

50 【0009】また、上記次段のPMOS線形回路2は、

高電位側電源Vdd及び低電位側電源Vss間に直列に 接続された2個のPMOSトランジスタTr3及びTr 4からなる。第3のPMOSトランジスタTr3のソー ス電極は高電位電源Vddに、そのドレイン電極は第4 のPMOSトランジスタTr4のソース電極に接続され ている。該トランジスタTr4のゲート電極は前段のN MOSトランジスタTr1、Tr2の接続点に、そのド レイン電極は電源Vssに接続されている。そしてこの PMOS線形回路2は、トランジスタTr3のゲート電 極にバイアス電圧VBPが印加されるようになってお り、上記両トランジスタTr3, Tr4の接続点は、上 記パッファ回路200の出力端子Vout~となってい る。

【0010】ここでNMOSトランジスタTrlおよび Tr2、PMOSトランジスタTr3およびTr4の素 子特性はそれぞれ同一であるものとする。

【0011】またVinは上記パッファ回路200の入 力信号、Vo'は初段線形回路1の出力、Vout'は 該バッファ回路200の出力である。また、上記パイア スVBNはパイアス用NMOSトランジスタTr2の動 20 作状態が飽和領域となるような電圧である。Vbnはバ イアス電位VBNが印加されているときのゲート, ソー ス間の電位差である。同様に上記バイアスVBPはバイ アス用PMOSトランジスタTr3の動作状態が飽和領 域となるような電圧ある。Vbpは電位VBPが印加さ れているときのゲート、ソース間の電位差である。

【0012】さらに詳しくはトランジスタTr2につい

Vbn=(Tr2の閾値電圧Vthn)+(Tr2が飽 和領域に存在し、ある程度の電流が流れるためのマージ 30 ン電圧α)

であり、

 $VBN-Vss=Vthn+\alpha$... (1) である。

【0013】次に、トランジスタTr3についてVB P、Vbpは、上記と同様に

 $V b p = V t h p - \alpha$

 $VBP-Vdd=Vthp-\alpha$... (2)

【0014】 ここで、マージン電圧 αの値は 1~2 V程 40 度で、NMOSトランジスタ、PMOSトランジスタで 同じ大きさとするのが通例である。

【0015】次に上記パッファ回路の動作について説明 する。

【0016】まずNMOSトランジスタTr1、Tr2 で構成されたNMOS線形回路において、トランジスタ Tr2には、その動作状態が飽和領域となるようなバイ アスVbnがゲート、ソース間に印加されている。この 時該トランジスタTr2のソース、ドレイン間に流れる 電流Isd2は、動作状態が飽和領域となることから次 50 力範囲(線分5a)が二段目回路の線形動作領域に対応

式で表される。

[0017] Isd2= $(1/2) \cdot Cox \cdot \mu$ (W/ L) · (Vbn-Vthn) ·

Cox:ゲート絶縁膜容量 W:トランジ スタのチャネル幅

:キャリア移動度 L:トランジ スタのチャネル長

上記トランジスタT r 1 に流れる電流 I s d 1 の経路 は、トランジスタT r 1, T r 2 の接続点で次段側へ分 10 岐しているが、この分岐した電流経路は、トランジスタ Tr4のゲートにつながっており、電気的にはほぼ開放 状態にある。このため、定常状態において Isd 1は I s d 1 = I s d 2

となる。

【0018】従って、トランジスタTr2に電流Isd 2を流すためのゲート、ソース間の電位差がVbnであ り、Tr1とTr2の素子特性が同一であることから、 トランジスタT r 1のゲート、ソース間の電位差も V b nとなり、初段回路1の出力Vo'は

Vo' = Vin - Vbnとなる。

【0019】次段のPMOSトランジスタTr3、Tr 4で構成したPMOS線形回路2についても、トランジ スタT r 3 のゲート、ソース間に動作状態が飽和領域と なるような電圧Vbpが印加されているために、前段と は極性の違いのみで同様の動作を行う。従ってVou t'は

Vout' = Vo' - Vbpとなり、Vinとの関係をみると $Vout' = Vin - Vbn - Vbp \cdots (3)$

【0020】ここで、理想的なバッファ回路の入出力特 性は

Vout' = Vin

であるので、該バッファ回路は- (Vbp+Vbn) 分 のオフセットを有していることがわかる。

【0021】該パッファ回路の入出力特性を図9に示 す。

【0022】同図において、曲線4はNMOS線形回路 1の入出力特性を、曲線5はPMOS線形回路2の入出 力特性を示す。該バッファ回路への入力信号Vinを線 分4aで示すと、曲線4における直線部分に対応した線 分4bが一段目NMOS線形回路の線形動作領域の出力 範囲に相当し、これが次段へ出力される。

【0023】次に一段目NMOS線形回路の出力Vo' (線分4b) が二段目PMOS線形回路2への入力信号 (線分5a)となり、曲線5の直線部分に対応した線分 5 bが該バッファ回路の線形動作領域の出力範囲Vou t'に相当する。この場合、一段目の線形動作領域の出

ある。

する入力範囲(線分5 c) から逸脱している部分が広く 存在しており、この逸脱部分は図9では線分3の長さで 表されている。

【0024】上述した要因により該バッファ回路の線形 動作領域が狭められることとなる。また、閾値電圧の絶 対値が大きければ大きいほどバイアス電圧VBNは大き く、パイアス電圧VBPは小さくとらなければならなく なり、NMOSトランジスタ、PMOSトランジスタの **閾値電圧の絶対値の差が大きければ大きいほど線分3が** 長くなり、バッファ回路の線形動作領域がより狭められ 10 ることとなる。

【0025】ところで、パッファ回路の線形動作領域を 広く取るためには電源電圧を高くすればよいが、そのた めには、トランジスタの耐圧を高くすることが必要とな る。しかしドライバモノリシック技術に不可欠な多結晶 シリコントランジスタは単結晶シリコントランジスタよ りも耐圧が低いというのが現状であり、トランジスタの 耐圧を高くすることは困難である。

【0026】また、理想的なパッファ特性を得るために は、上記オフセット (- V b p - V b n) を無くすこと 20 が考えられる。ここで、NMOSトランジスタとPMO Sトランジスタの閾値電圧の絶対値を比較すると、これ らの値が同等であれば上記条件を満足できるが、通常P MOSトランジスタの閾値電圧の絶対値の方がNMOS トランジスタのものより大きい。このためNMOSトラ ンジスタのゲート、ソース間の電位差Vbn中のマージ ン電圧αを必要以上に大きく取ることで上記条件を満た すことができるが、各トランジスタのゲート、ソース間 の電位差Vbn及びVbpを大きく取れば取るほどトラ ンジスタの動作が飽和領域から逸脱し線形回路が正常な 動作を行わなくなり、バッファ回路としての線形動作領 域が狭くなる。

【0027】したがって、ある入力電圧に対してはオフ セットをなくしてVout'=Vinとすることはでき るがバッファ回路の線形動作領域が極めて狭くなるため に有効な解決法とは言えない。

[0028]

【発明が解決しようとする課題】上述したように、ソー スフォロワ型線形回路ではオフセットを有するので、同 一の電源で駆動した場合、パイアス電圧により入出力特 40 性の線形領域が狭められるという根本的な要因をもって いる。また、電源電圧を高くすることで該線形回路の線 形動作領域を拡大することができるがトランジスタの耐 圧の点から限界がある。さらにNMOSトランジスタと PMOSトランジスタの閾値電圧が異なる場合には該バ ッファ回路にオフセットが生じていた。

【0029】この発明は、上記のような問題点を解決す るためになされたもので、トランジスタの耐圧を高くせ ずともバッファ回路の入出力特性の線形領域を拡大する

【0030】また、オフセットのないバッファ回路を得 ることが本発明の目的である。

【0031】さらに、該バッファ回路を含む映像表示装 置を得ることが本発明の目的である。

【課題を解決するための手段】この発明に係るバッファ 回路は、入力信号に対して出力信号がそれぞれ線形関係 となる複数の線形回路が、前段線形回路の出力が後段の 線形回路の入力となるように接続されたバッファ回路で あって、後段の線形回路の電源電圧が、その後段の線形 回路の入力電圧と出力電圧の差の電圧分だけ、前段の線 形回路の電源電圧に対してシフトされていることによ り、各線形回路の入出力特性の線形動作領域がほぼ等し くなっており、そのことにより上記目的が達成される。 【0033】また、前記各線形回路は、NMOSトラン ジスタからなるNMOSソースフォロワ型線形回路と、 **PMOSトランジスタからなるPMOSソースフォロワ** 型線形回路とをシリアルに接続し、該NMOSソースフ オロワ型線形回路およびPMOSソースフォロワ型線形 回路に供給する電源電圧は、該NMOSソースフォロワ 型線形回路およびPMOSソースフォロワ型線形回路の 線形動作領域を一致させるようにそれぞれ所定の値に設 定されているのが好ましい。

【0034】この発明に係るパッファ回路は、NMOS トランジスタからなるNMOSソースフォロワ型線形回 路と、PMOSトランジスタからなるPMOSソースフ オロワ型線形回路とをシリアルに複数段接続してなるバ ッファ回路であって、前記NMOSソースフォロワ型線 形回路の段数nと、PMOSソースフォロワ型線形回路 の段数m(n, mは正整数)とは、NMOSソースフォ ロワ型線形回路における電圧シフトVbnと、PMOS ソースフォロワ型線形回路における電圧シフトVbpと の間で、関係式n・Vbn+m・Vbp=0で表される 関係を満たしており、そのことにより上記目的が達成さ れる。

【0035】また、前記線形回路は、第1及び第2の電 源間に直列に接続された2個の同一導電型のMOS型電 界効果トランジスタから構成し、一方のトランジスタの ゲート電極に入力信号を、他方のトランジスタのゲート 電極に該トランジスタが飽和領域で動作するバイアス電 圧を印加するようにしたソースフォロワ型線形回路であ ることが好ましい。

【0036】この発明に係るパッファ回路は、入力信号 に対して出力信号が線形関係となる線形回路として、N MOSトランジスタからなるNMOSソースフォロワ型 線形回路と、PMOSトランジスタからなるPMOSソ ースフォロワ型線形回路とをシリアルに複数段接続して なるパッファ回路であって、該線形回路は、デプレッシ ことができるバッファ回路を得ることが本発明の目的で 50 ョン型トランジスタから構成されており、そのことによ

り上記目的が達成される。

【0037】また、前記線形回路は、絶縁基板上に形成された単結晶シリコン薄膜、または多結晶シリコン薄膜を用いて形成したものであることが好ましい。

【0038】また、前記線形回路は、該線形回路の周辺回路、及びこれらの回路の出力により動作する能動素子、若しくは能動回路とともに、同一基板上に形成したものであることが好ましい。

【0039】この発明の画像表示装置は、マトリクス状に配置された複数の表示画素を有し、タイミング信号に 10 同期してデータ信号線に映像信号を書き込むデータ信号線駆動回路を備え、該データ信号線駆動回路が、上記構成のパッファ回路を含んでおり、そのことにより、上記目的が達成される。

[0040]

【作用】本発明においては、入力信号に対して出力信号が線形関係となる線形回路を複数段接続してなり、該各線形回路を、各々異なる電源電圧により駆動するよう構成したから、トランジスタの耐圧を高くせずともバッファ回路の入出力特性の線形領域を拡大することができる。

【0041】本発明においては、NMOSトランジスタからなるNMOSソースフォロワ型線形回路と、PMOSトランジスタからなるPMOSソースフォロワ型線形回路とをシリアルに複数段接続し、前記NMOSソースフォロワ型線形回路の段数のと、PMOSソースフォロワ型線形回路の段数m(n、mは正整数)とが、NMOSソースフォロワ型線形回路における電圧シフトVbnと、PMOSソースフォロワ型線形回路における電圧シフトVbnと、PMOSソースフォロワ型線形回路における電圧シフトVbpとの間で、関係式n・Vbn+m・Vbp=30ので表される関係を満たすようにしたので、上記と同様トランジスタの耐圧を高くせずともバッファ回路の入出力特性の線形領域を拡大することができる。

【0042】この発明においては、NMOSトランジスタからなるNMOSソースフォロワ型線形回路と、PMOSトランジスタからなるPMOSソースフォロワ型線形回路とをシリアルに複数段接続してなり、該線形回路を、デプレッション型トランジスタから構成したので、バッファ回路のオフセットをなくすことができる。特にNMOS、PMOSトランジスタの閾値電圧の絶対値が40大きい、もしくはこれらの差が大きい場合に有効である。

【0043】この発明においては、データ信号線に映像信号を書き込むデータ信号線駆動回路を、上記構成のバッファ回路を含む構成としたので、画像表示装置の駆動回路の線形動作領域を広げることができる。

[0044]

【実施例】

(実施例1)図1は本発明の一実施例によるバッファ回 カVoの総路の構成を示す回路図である。図において、101は本 50 ができる。

実施例のパッファ回路で、これは初段と次段の2段のソースフォロワ型線形回路1及び2aから構成されている。この初段の線形回路1は、NMOS線形回路で、第1の高電位電源Vddと第1の低電位電源Vssとの間に直列に接続された2個のNMOSトランジスタTr1、Tr2を有する。ここで、第1のトランジスタTr1のドレイン電極は第1の高電位側電源Vddに、ゲート電極は入力端子Vinに、ソース電極は第2のトランジスタTr2のドレイン電極に接続されている。第2のトランジスタTr2のドレイン電極に接続されている。第2のトランジスタTr2のパース電極は第1の低電位側電源Vssに接続され、そのゲート電極にはパイアス電圧VBNが印加されるようになっている。

【0045】上記次段の線形回路2aはPMOS線形回路で、上記NMOS線形回路とは異なる第2の高電位電源Vdd'と第2の低電位電源Vss'との間に直列に接続された2個のPMOSトランジスタTr3、Tr4を有する。ここで、第3のトランジスタTr3のソース電極は第2の高電位側電源Vdd'に、ドレイン電極は第4のトランジスタTr4のソース電極に接続され、こ20 れが出力端子Voutになっている。そしてトランジスタTr3のゲート電極にはバイアス電圧VBPが印加されるようになっている。また第4のトランジスタTr4のゲート電極はは前段のトランジスタTr1、Tr2の接続点に、ドレイン電極は第2の低電位電源Vss'に接続されている。

【0046】 ここで上記NMOSトランジスタTr1およびTr2、PMOSトランジスタTr3およびTr4の素子特性はそれぞれ同一であるものとする。

【0047】次に作用効果について説明する。

【0048】動作原理としては、二段目の電源電圧を一段目と別電源としたこと以外は、従来の技術で述べたとおりである。

【0049】上記電源を用いた場合の該バッファ回路の 入出力特性を図2に示す。

【0050】同図において、曲線11はNMOS線形回路の入出力特性を、曲線12はPMOS線形回路の入出力特性を示す。該バッファ回路への入力信号をVinとすると、曲線11における直線部分に対応した線分11bが一段目NMOS線形回路の線形領域の出力範囲Voに相当し、次段へ出力される。次に一段目NMOS線形回路の出力Vo(線分12a)が二段目PMOS線形回路の入力信号となり、曲線12の直線部分に対応した線分12bが二段目PMOS線形回路の線形領域の出力範囲Voutとなる。

【0051】本実施例において、一段目NMOS線形回路の線形出力範囲が二段目PMOS線形回路の線形入力範囲から逸脱している部分が0になるような方向に二段目線形回路の電源をシフトさせているために一段目の出力Voの線形領域を有効にVoutとして出力することができる

【0052】また、最適なシフト量を図1を用いて説明 する。ゲート電圧をVG、ドレイン電圧をVD、NMO Sトランジスタの閾値電圧をVthn、PMOSトラン ジスタの閾値電圧をVthpとして、NMOSトランジ スタの動作状態が飽和領域となる条件は、

VG≦VD+Vth'n である。

【0053】PMOSトランジスタについては、

VG≧VD+Vthp

である。

【0054】この条件を満たす領域が該回路の線形領域

Vo = Vin - (VBN - Vss)

である。

【0056】(4)、(5)、(6)式により、入力電 圧Vin、NMOS線形回路の出力電圧Voの線形領域 をそれぞれ求めると、入力電圧Vinは、

 $VBN-Vthn \leq Vo \leq Vdd-VBN+Vthn+Vss$... (7)

となる。

【0057】上記範囲内であればNMOS線形回路の入 出力特性は線形となる。

【0058】同様にPMOS線形回路についても、トラ ンジスタTr3については、

VBP-Vdd' \Rightarrow Vout-Vdd' +Vthp VBP ≥ Vout + Vthp ... (8) となる。

【0059】トランジスタTr4については、

 $Vo-Vout \ge Vss'-Vout+Vthp$

 $V t h p + V s s' \leq V o \leq 2 V B P - V d d' - V t h p \cdots (11)$

となり、出力電圧Voutは、

Vss'+Vthp-VBP+Vdd' ≤Vout≤V 30 である。 BP-Vthp

となり、上記範囲内であればPMOS線形回路の入出力 特性は線形となる。

【0062】ここで、バッファ回路としての線形領域を 最大にするにはNMOS線形回路、及びPMOS線形回 路の線形領域を一致させればよく、(7)、(11)式 からLOW側の条件としては

VBN-Vthn=Vthp+Vss'

となる。

【0055】NMOS構成段のTr1、Tr2について 上記条件を当てはめるとトランジスタT r 1 について

 $Vin-Vo \leq Vdd-Vo+Vthn$... (4) トランジスタTr2については、

 $VBN-Vss \leq Vo-Vss+Vthn$ すなわち、

VBN≦Vo+Vthn ... (5)

10 となる。ここで前述のようにNMOS線形回路の出力V

... (6)

 $2VBN-Vthn-Vss \leq Vin \leq Vdd+Vth$

となり、これに対する出力電圧Voは、・

Vo≧Vss'+Vthp ... (9) となる。

20 【0060】 ここで前述のように PMOS 線形回路の出 力Voutは、

 $V \circ u \ t = V \circ - (V B P - V d d') \cdots (1 0)$ である。

【0061】(8)、(9)、(10)式より、PMO S線形回路の入力電圧Vo、出力電圧Voutの線形領 域をそれぞれ求めると、入力電圧Voは、

Vss' = VBN - Vthn - Vthp... (12)

【0063】また図1より

 $VBN=Vss+Vthn+\alpha$... (13)

 $VBP = Vdd' + Vthn - \alpha$

であるので、(13)式を(12)式に代入すると

 $Vss' = Vss - Vthp + \alpha$

となり、Vss はVss に対し $-Vthp+\alpha$ (=Vdd'-VBP=-Vbp) だけシフトすればよい。

【0064】次にHIGH側の条件としては、

V d d - V B N + V t h n + V s s = 2 V B P - V d d' - V t h pVdd' = 2VBP - Vthp - Vdd + VBN - Vthn - Vss

... (16)

である。(16)式においても(13)、(14)式を 代入すると

 $V d d' = V d d - V t h p + \alpha$... (17) となり、Vdd'もVddに対し $-Vthp+\alpha$ (=Vdd' - VBP = - Vbp) だけシフトすればよい。

【0065】即ち、一段目の電源に対して二段目の電源 を-Vthp+αだけシフトすることで線形領域の減少 を0とすることができる。

【0066】上記実施例では一段目線形回路をNMOS 50 路を本発明の第2の実施例として図3に示す。駆動法を

で、二段目線形回路をPMOSで構成しているが、これ に限らず、さらに多段の線形回路で構成してもよい。ま たパッファ回路を構成する各段の線形回路は、NMO S、PMOSをどのように組み合わせてもよい。

【0067】また、本発明では電源を多数使用すること になるが、付加回路を用いることにより、電源数を減ら すことも可能である。

【0068】(実施例2)このような構成のパッファ回

単一電源で行う。

【0069】図において、102は本実施例のバッファ 回路で、このパッファ回路102は、図8の回路構成の バッファ回路200において、NMOSトランジスタT r5のゲート電極とドレイン電極とを短絡して電源Vd dに接続し、そのソース電極を該パッファ回路200の NMOS回路1の電源端子Aに接続し、PMOSトラン ジスタTr6のゲート電極とドレイン電極とを短絡して 電源Vssに接続し、そのソース電極を該パッファ回路 200のPMOS回路2の電源端子Bに接続したもので 10 ある。これによりソース、ゲート間の電圧VGSと、ソ ース、ドレイン電流 IDSの関係は図4に示す特性とな る。ただし、NMOSトランジスタT r 5の閾値電圧を Vthn、PMOSトランジスタTr6の閾値電圧をV thpとする。同図は上記構成としたTr5における特 性であり、トランジスタTr6における特性は同図とは 逆の特性を示す。

【0070】以上のことから点Aの電位はVdd-Vt hnとなり、一段目のソースフォロワ型線形回路の電源電圧はVdd-Vt hnからVs sまでの間で、同様に 20二段目の該回路はVddからVs s-Vt hpまでの間で動作させることが可能となる。

【0071】また、トランジスタTr5、Tr6のかわりに抵抗を挿入し、上記のように電源電圧の調整を行ってもよい。

【0072】(実施例3)また、図5の第3の実施例に示すように電源Vdd, Vss間に例えば3つの抵抗R1,R2,R3を直列に接続し、電源電圧の抵抗分割を行い、電源Vdd、及びVssの他、図中のC点、D点から各線形回路に異なった電源を供給してもよい。

【0073】上記説明はNMOSトランジスタで構成したNMOS線形回路、PMOSトランジスタ構成したPMOS線形回路の各一段ずつで構成した場合であったが、さらに多段で、あるいは同極性線形回路のみで該バッファ回路を構成してもよい。また、線形回路の段数、特性に応じ、図3におけるトランジスタTr5、Tr6の数、若しくは抵抗の数、図5における抵抗分割の数を増加させてもよい。

【0074】以上の説明では上記バッファ回路が液晶表示装置におけるデータ信号線駆動回路の出力回路として 40 用いられた場合について述べたが、他にビデオ信号処理 回路等にも用いることができる。

【0075】(実施例4)図6は、本発明の第4の実施例によるバッファ回路の構成を示す図であり、図において、104は、ソースフォロワ型線形回路を複数段接続してなる、本実施例のバッファ回路である。このバッファ回路102では、NMOS線形回路をn段、PMOS線形回路をm段用いている。m、nは正整数である。該バッファ回路において、各NMOSトランジスタのパイアス電圧を、ゲートーソース間に電位差Vbnが発生す50

るよう電圧VBNとし、PMOSトランジスタのパイアス電圧を、ゲートーソース間に電位差Vbpが発生するよう電圧VBPとする。

【0076】すると、従来技術で述べたようにNMOS 線形回路では、入力電圧に対して、Vbnだけシフトし た電位が出力となり、PMOS線形回路では、入力電圧 に対して、Vbpだけシフトした電位が出力される。

【0077】よって同図において、出力電圧Vout は

0 Vout≡Vin−m·Vbp−n·Vbn となる。

【0078】この実施例の回路構成において、m・Vbp+n・Vbn=0となるように正の整数m、nを適当な値に設定することでマージン電圧αを必要最小限に抑え、広い線形性を維持しながらオフセットを0にすることが可能となる。ここでm、nは比較的小さい数とすることが、現実的であるので、そのようにマージン電圧αを調整(NMOS構成段とPMOS構成段で異なる値としてもよい)することが望ましい。

【0079】また、この実施例のバッファ回路において も実施例1で述べたように各線形回路を異なる電源で動 作させてもよい。

【0080】(実施例5)図7は、本発明の第5の実施例によるバッファ回路の構成を示す図であり、図において、105は、初段にNMOSソースフォロワ線形回路1cを、次段にPMOSソースフォロワ線形回路2cを用いて構成した、第5の実施例によるバッファ回路2である。この回路では、初段の線形回路を構成するNMOS型トランジスタTr3,Tr4, は、全てデプレッション型トランジスタである。NMOSトランジスタTr2,のゲート電極を低電位側電源Vssに接続し、PMOSトランジスタTr3,のゲート電極を高電位側電源Vddに接続している以外は従来のバッファ回路200と同様であり、動作原理についても同様である。

【0081】但し、全てデプレッション型トランジスタを用いて構成しているために、バイアス用トランジスタTr2'、Tr3'のゲートーソース間の電位差が0であっても該トランジスタの動作状態が飽和領域となり、該回路の入出力特性が線形となる動作を行う。

【0082】即ち、同図においてはVbn=0、Vbp=0となり、式(3) において

V i n = V o u t

となり、オフセットのない理想的なパッファ回路が構成 できる。

【0083】無論、NMOS、PMOSソースフォロワ型線形回路をさらに多くの段数を有する構成、あるいは同一導電型の線形回路のみの構成としてもよい。

0 [0084]

30

【発明の効果】本発明によれば、トランジスタの耐圧を高くせずともバッファ回路の入出力特性の線形領域を拡大することができる。またバッファ回路のオフセットを0とすることができる。特にNMOS、PMOSトランジスタ閾値電圧の絶対値が大きい、もしくはこれらの差が大きい場合に有効である。

【0085】更に、液晶表示装置のドライバモノリシック化のために用いられる多結晶シリコンTFTによってバッファ回路を構成する際には、本発明により、上記TFTの耐圧が低く閾値電圧が大きいという不具合を解消 10して良好な線形特性を得ることができ、極めて効果的である。

【図面の簡単な説明】

【図1】本発明の第1の実施例によるパッファ回路の構成を示す図である。

【図2】上記第1の実施例によるバッファ回路を構成する各線形回路の入出力特性を示す図である。

【図3】本発明の第2の実施例によるバッファ回路の構成を示す図である。

【図4】第2の実施例のバッファ回路の特性を説明する 20 Tr3', Tr4' ための図である。 ジスタ

【図5】本発明の第3の実施例によるバッファ回路の構成を説明する図である。

【図6】本発明の第4の実施例によるバッファ回路の構成を示す図である。

【図7】本発明の第5の実施例によるバッファ回路の構成を示す図である。

【図8】従来のパッファ回路の構成を示す図である。

【図9】従来のバッファ回路の入出力特性を示す図である。

0 【符号の説明】

1, 1c NMOS線形回路

2, 2 a, 2 c PMOS線形回路

101, 102, 104, 105 パッファ回路

Vdd, Vdd' 高電位電源

Vss, Vss' 低電位電源


Tr1, Tr2 NMOSトランジスタ

Tr3, Tr4 PMOSトランジスタ


Tr1', Tr2' デプレッション型NMOSトランジスタ

① Tr3', Tr4' デプレッション型PMOSトランジスタ

【図1】



【図2】



【図4】

